Designware CXL IP核為人工智能、內存擴展和云計算應用提供低延遲和高帶寬
加州山景城2019年9月18日 /美通社/ --
重點：
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）近日宣布推出其用于人工智能、內存擴展和高端云計算芯片的完整DesignWare® Compute Express Link (CXL) IP核解決方案，其中包含控制器、PHY和驗證IP核。CXL協議支持芯片與通用加速器、內存擴展器和智能I/O設備之間的低延遲數據通信，這些設備需要用于數據密集型工作負載的高性能異構計算。新思科技Designware CXL IP核解決方案符合CXL 1.1規范，并支持所有三種CXL協議（cxl.io、cxl.cache、cxl.mem）和設備類型，滿足特定應用要求。CXL IP是核在新思科技用于PCI Express 5.0的DesignWare IP核基礎上構建而成，已被所有關鍵市場細分領域的十幾家領先半導體公司所采用，并已證明與生態系統中的一系列產品具有良好的互操作性。
英特爾研究員、英特爾I/O技術與標準主管Debendra Das Sharma博士表示：“Compute Express Link是新一代異構計算架構的關鍵促成因素，在這些架構中，CPU和加速器配合使用以提供最先進的解決方案。在新思科技等領先IP核提供商的支持下，我們正在開發一個有望讓整個行業受益的穩定、創新型CXL生態系統。”
新思科技Designware CXL控制器可幫助設計師實現1GHz的時序收斂，并提供一個強大的512位架構，支持X16鏈路以獲得最大的CXL帶寬。此外，CXL控制器還提供可靠性、可用性和可維護性(RAS)功能，有助于維護數據可靠性，同時可成功調試和解決鏈接問題。32 GT/s PHY允許具有挑戰性的長距離應用在功率、電壓和溫度(PVT)變化范圍內出現超過36分貝(dB)的信道損耗。符合CXL標準的VC驗證IP核使用內置序列、檢查，以及所有鏈路配置（最多16個信道和32 GT/s數據速率）的覆蓋，來驗證i/o、內存訪問和一致性協議功能。符合CXL標準的SystemVerilog測試套件可加快驗證收斂，并作為源代碼提供。
新思科技解決方案事業部營銷副總裁John Koeter表示：“作為接口IP核領域的領導者，新思科技一直站在為新一代互連（如CXL）開發IP核解決方案的前沿，以幫助設計人員將必要的功能整合進他們的芯片中。利用在PCI Express 5.0方面的專業知識，我們將完整的DesignWare CXL IP核解決方案推向市場，使設計人員能夠滿足其芯片的內存一致性和快速數據連接要求，同時降低相關風險。”
上市和資源
新思科技符合CXL標準的PHY IP目前可用于16納米、10納米和7納米FINFET工藝。CXL控制器和符合CXL標準的VC驗證IP核現已推出。
詳情請訪問DesignWare CXL IP核和驗證IP核網頁。
新思科技DesignWare IP核簡介
新思科技是面向芯片設計提供高質量硅驗證IP核解決方案的領先供應商。新思科技廣泛的DesignWare IP核組合包括邏輯庫、嵌入式存儲器、嵌入式測試、模擬IP核、有線和無線接口IP核、安全IP核、嵌入式處理器和子系統。為了加速原型設計、軟件開發以及將IP核整合進芯片，新思科技IP核 Accelerated計劃提供IP核原型設計套件、IP核軟件開發套件和IP核子系統。新思科技對IP核質量的廣泛投資、全面的技術支持以及強大的IP核開發方法使設計人員能夠降低整合風險，并加快上市時間。垂詢新思科技DesignWare IP核詳情，請訪問https://www.synopsys.com/designware。
新思科技簡介
新思科技（Synopsys, Inc.，納斯達克股票代碼：SNPS）是眾多創新型公司的Silicon to Software?（“芯片到軟件”）合作伙伴，這些公司致力于開發我們日常所依賴的電子產品和軟件應用。作為全球第15大軟件公司，新思科技長期以來一直是電子設計自動化(EDA)和半導體IP核領域的全球領導者，并且在軟件安全和質量解決方案方面也發揮著越來越大的領導作用。無論您是創建高級半導體的片上系統(SoC)設計人員，還是編寫需要最高安全性和質量的應用程序的軟件開發人員，新思科技都能夠提供您所需要的解決方案，幫助您推出創新性的、高質量的、安全的產品。有關更多信息，請訪問www.synopsys.com。
編輯聯系人：
Camille Xu
新思科技
電郵：wexu@synopsys.com
Norma Sengstock
新思科技
電郵：norma@synopsys.com
